欢迎来到 wabc.cc 官方网站!
您的位置: 首页 - 产品分类 - qjqsj
qjqsj

qjqsj

所属分类 :VHDL/FPGA/Verilog 开发工具 :Others 文件大小 :1KB 下载次数 :4 上传日期 :2006-11-30 10:34:25 说明: 用VHDL结构描述设计一全减器,全减器可由两个半减器和一个或门组成。(VHDL description of the structure

联系电话: 13983470003
产品详情

所属分类VHDL/FPGA/Verilog
开发工具:Others
文件大小:1KB
下载次数:4
上传日期:2006-11-30 10:34:25
说明:  用VHDL结构描述设计一全减器,全减器可由两个半减器和一个或门组成。
(VHDL description of the structure design for a full cut, the whole device can be reduced by half for two and a door or component.)

文件列表
qjqsj.doc

标签: {}
在线客服
微信联系
客服
扫码加微信(手机同号)
电话咨询
返回顶部